

مدل سازی اثر الکترو حرارتی ترانزیستورهای دو قطبی ناهمگون SiGe

پویان دنیاران

کارشناسی ارشد مهندسی برق، دانشگاه آزاد اسلامی اراک، اراک، ایران

چکیده

این پژوهش اثرات الکترو حرارتی ترانزیستورهای دو قطبی ناهمگون (HBTs) SiGe را بررسی کرده است. دو فرآیند BiCMOS B11HFC (۱۳۰ نانومتر) و B55 (۵۵ نانومتر) تجزیه و تحلیل شده‌اند. برای ارزیابی اثر حرارتی الکتریکی مرحله پسین خط (BEOL) در اجزای تک انگشتی، مدل ویژه ای طراحی شده است. مشخصات الکتریکی DC و RF در سیگنال های کوچک و بزرگ، و استخراج پارامترهای حرارتی استاتیکی و دینامیکی دستگاه بر روی مدل آزمایشی پیشنهادی انجام می‌شود. زمانی که آدمک های فلزی بر روی ترانزیستور اضافه می شوند، ارقام DC و RF بهبود می یابد. تاثیر حرارتی پسین خط در حوزه زمان و فرکانس در نرم افزار TCAD شبیه سازی شده است که در آن اثر پروفیل ناخالص بر جریان حرارتی بررسی شده است.

واژه‌های کلیدی: ترانزیستور، اثرات الکتروحرارتی، SiGe.

۱- مقدمه

مسئله حرارتی یکی از عواملی است که عملکرد و قابلیت اطمینان دستگاه‌ها و مدارهای مجتمع تکنولوژی SiGe را محدود می‌کند. یکی از روش‌های بهبود پایداری حرارتی در این قطعات، استفاده از مقاومت‌های بالاست [۱،۲]. اما این راه حل توان خروجی را کاهش می‌دهد و باعث بازده افزوده توان (PAE) ترانزیستور می‌شود، به منظور رفع این مشکل، از توپولوژی‌های ترانزیستور جایگزین برای گسترش محدودیت‌های عملیاتی ایمن ترانزیستور استفاده می‌شود در این روش عملکرد هم افت ندارد. به طور کلی، با توجه به رابطه قوی بین اثرات الکتریکی و حرارتی ترانزیستور دوقطبی ناهمگون SiGe، تعیین مشخصات دستگاه ضروری است مدل سازی واقع‌گرایانه باید نمایش الکتریکی، بازتولید دقیق ویژگی‌های حرارتی HBT‌ها را نشان دهد و پایداری حرارتی و قابلیت اطمینان نیز داشته باشد. بعلاوه، به دلیل غیرخطی بودن ترانزیستور، مدولاسیون بین مرتبه سوم تولید شده در نزدیکی ثابت زمانی حرارتی، می‌تواند تغییرات فرکانس پایین دمای محل اتصال را ایجاد کند و می‌تواند بر رفتار الکتریکی قطعه تأثیر بگذارد [۳]، بنابراین تعیین دقیق امیدانس حرارتی ضروری است و می‌تواند در طراحی خطی سازه‌های پیش‌اعوجاج کمک کند [۴]. با این حال، عناصر پارازیتی خارجی، مانند متالیزاسیون در BEOL، می‌تواند تا حد قابل توجهی بر امیدانس حرارتی ترانزیستور تأثیر بگذارد [۵] و بنابراین تأثیر آن باید تحلیل و مدل‌سازی شود. فعل و انفعالات حرارتی می‌تواند در سطح دستگاه انجام می‌شود. در واقع، ترانزیستورهایی که در مجاورت قرار می‌گیرند می‌توانند جفت حرارتی متقابل را تجربه کنند [۶،۷]. این اثرات باید برای شبیه‌سازی‌های الکتریکی دقیق‌تر مشخص شود.

مدل‌های اصلی ترانزیستورهای دوقطبی سیلیکونی، Gummel-Poon (SGP)، VBIC، MEXTRAM، و HiCuM می‌باشند که مدل‌های مبتنی بر فیزیک هستند. در این کار مدل HiCuM/L_۲ برای تمام شبیه‌سازی‌های دستگاه الکتریکی در نظر گرفته شده است که گسترده‌ترین مدل برای طراحی مدارها ترانزیستورهای دوقطبی ناهمگون است. HiCuM (مدل جریان بالا) یک مدل فشرده مبتنی بر فیزیک مقیاس پذیر برای ترانزیستورهای دوقطبی است. [۸]

پیشینه تحقیق

ژانگ و همکاران، ۲۰۲۴، ترانزیستورهای دوقطبی گیت عایق (IGBT) به دلیل انباشت گرما و تداخل الکترومغناطیسی در کاربردهای الکترونیکی فرکانس بالا محدود است برای مقابله با این چالش‌ها، توسعه مواد بسته بندی با ایمنی تداخل الکترومغناطیسی عالی و خواص اتلاف حرارت بسیار مهم است. [۹]

سیگورا و همکارانش، ۲۰۲۳، ترانزیستورهای ژرمانیومی با طول گیت نانومتری (Ge) با اجزای الکتریکی و حرارتی را ارزیابی کرده و آنها را با ترانزیستورهای سیلیکونی (Si) مقایسه کرده اند. نتایج نشان می‌دهد که خود گرمایشی می‌تواند به قدر خطرناکی برسد، به‌ویژه زمانی که ناحیه کانال ضخیم باشد. [۱۰]

کاجاوا و همکارانش، ۲۰۲۲، برای محاسبه مقاومت حرارتی ترانزیستورهای اثر میدانی مبتنی بر اکسید گالیوم (FET) از یک مدل فشرده استفاده کرده اند مدل‌سازی تحلیلی ارائه شده به روشن شدن خواص حرارتی دستگاه‌های مبتنی بر اکسید گالیوم از دیدگاه شبیه‌سازی و ساخت کمک می‌کند. [۱۱]


مگنانی و همکارانش، ۲۰۱۵، بیان کرده اند که برای بهبود دقت آنالیزهای حرارتی سه بعدی ترانزیستورهای دوقطبی ناهمگون سیلیکون-ژرمانیوم شبیه سازی انجام شده است یک منبع حرارتی غیریکنواخت با توجه به نتایج شبیه‌سازی الکتریکی کالیبره شده در نظر گرفته می‌شود و تغییرات هدایت حرارتی کسر مولی ژرمانیوم، پروفایل ناخالصی و اثرات لایه نازک در نظر گرفته می‌شود. عمل خنک کننده متالیزاسیون به دلیل جریان گرما به سمت بالا، نادیده گرفته می‌شود، و برای هر لایه کمی سازی می‌شود. [۱۲]

روش پژوهش

کلکتور پایه عنوان منبع گرما مدل‌سازی می‌شود. حرارت تولید شده در واقع به سمت پایین و به سمت پشت ویفر جریان می‌یابد و در BEOL به سمت بالا منتقل می‌شود این منطقه از لایه‌های فلزی و SiO_۲ تشکیل شده است و دارای خواص حرارتی بسیار متفاوت است بنابراین وجود آن تأثیر حرارتی خاصی دارد [۵]. گرما می‌تواند یک مسیر ترجیحی از طریق

فلزسازی BEOL پیدا کند. و گرادیان حرارتی را از طریق لایه های فلزی مشاهده می شود. چرا که رسانایی حرارتی مس در مقایسه با SiO_2 بالاتر است.


در این پژوهش، ساختارهای آزمایشی مختلفی انجام میشود از یک سلول ترانزیستوری (پشته های فلزی طراحی شده ویژه در BEOL) استفاده می شود که به عنوان پخش کننده حرارت عمل می کند. ترانزیستورها، پهنای تابش متفاوت دارند که شامل $LE = 0.22\mu\text{m}$ و $LE = 0.24\mu\text{m}$ است. اولی قابلیت هدایت جریان های بالاتر را دارند، در حالی که دومی مقاومت ها و ظرفیت های پارازیتی کمتری را تضمین می کند. بنابراین انتخاب هندسه به کاربرد بستگی دارد. مشخصه الکتریکی کامل DC و RF در سیگنال های کوچک و بزرگ، و مشخصه حرارتی بر روی ساختارهای آزمایشی پیشنهادی انجام می شود. به منظور تأکید بر بهبودهای عملکردی یک مدل فشرده برای در نظر گرفتن تأثیر متالیزاسیون BEOL بر امپدانس حرارتی پیشنهاد شده است. این مدل برای هندسه $0.22 \times 5\mu\text{m}^2$ (عمدتاً در طراحی RF استفاده می شود) تأیید شده است. و بر اساس یک شبکه RC بازگشتی است که می تواند به گرهِ حرارتی مدل HiCuM متصل شود. تغییر رفتار حرارتی با غلظت ناخالصی با استفاده از شبیه سازی های TCAD تجزیه و تحلیل شده و مقایسه شده است.




شکل ۱- توزیع دمای شبکه در داخل یک HBT با چگالی توان اعمالی $40\text{mW}/\mu\text{m}^2$ و منبع گرمایی با ابعاد

$$L \times W = (10 \times 0.27)\mu\text{m}^2.$$

تست سازه ها در هندسه $0.24 \times 5\mu\text{m}^2$



شکل ۲- نمایش سه بعدی ساختار تست E4narr



شکل ۳- نمایش سه بعدی ساختار آزمون E4wide


ساختارهای آزمایشی در داخل و از یک ترانزیستور منفرد تشکیل شده‌اند و کنتاکت‌ها دارای آرایش CBEBC دارند و در پیکربندی امیتر مشترک متصل می‌شوند. برای تمام ساختارهای آزمایشی که در اینجا مورد بحث قرار خواهند گرفت، پنجره امیتر کشیده شده 0.34×5 میکرومتر مربع است. این هندسه ترانزیستور اتلاف نیروی زیادی دارد بنابراین با افزودن پشته های فلزی در بالای منبع گرما می‌توان تغییرات محسوسی را در رفتار الکترو حرارتی نشان داد.

برای طراحی متالیزاسیون مرحله پسین خط روشهای مختلفی استفاده میشود. در روش اول، میله‌های فلزی روی هم چیده می‌شوند و توسط راه‌های ارتباطی به هم متصل می‌شوند. تمام لایه های فلزی دارای طول و عرض یکسان هستند ($0.34\mu\text{m}$) (شکل ۲) روش دوم مشابه روش اول است، اما این بار عرض آدمک های فلزی اضافی افزایش پیدا می‌کند. (شکل ۳) و عرض میله های فلزی روی امیتر به تدریج افزایش می‌یابد تا در $E4 \mu\text{m}$ به 1.52 برسد. در نهایت آخرین مجموعه با پشته های فلزی بالای کنتاکت دو پایه مشخص می‌شود.


مقاومت های حرارتی امتداد BEOL رسم شده است این مقاومت ها برای ساختار آزمایشی Efnarr توزیع شده اند از آنجایی که اتصال BC از نظر حرارتی به عنوان یک منبع گرما مدل سازی می‌شود، در مدار الکتریکی معادل آن را با یک منبع جریان نشان می‌دهیم. گرما در واقع از طریق RthFEOL به سمت پایین به سمت پشت قطعه (ویفر) جریان می‌یابد، و خواص حرارتی را در قسمت جلویی خط مدل می‌کند، و همچنین از طریق متالیزاسیون به سمت بالا منتقل می‌شود، به دلیل هدایت حرارتی بالاتر مس نسبت به SiO_2 می‌تواند به عنوان یک مسیر ترجیحی برای شار گرما دیده شود [۵].

شبیه سازی در TCAD انجام شده است که در یک فاصله جانبی معین از پشته های فلزی (که به دمای T_{metal} ، بالاتر از T_{amb} می‌رسند) ساختار یک کانتور همدم در دمای محیط ارائه می‌دهد. به همین دلیل افزودن پشته های فلزی منجر به افزودن شبکه های $T(\text{Rth_oxide}$ و $\text{Rth_metal})$ می‌شود. بنابراین اجازه می‌دهد مسیرهای جایگزین برای جریان گرما به بخش حرارتی برسد (T_{amb})

همزمان، با انباشته شدن سطوح فلزی بیشتر، فاصله t فلز-هوا کاهش می‌یابد، بنابراین Rth مربوطه کاهش می‌یابد و به کاهش Rth بخشها کمک می‌کند. اگر ببه جای آن یک مدل حرارتی برای ساختار آزمایشی BE1 در نظر گرفته شود از آنجایی که پشته های فلزی از فلز - ۲ تا فلز - ۴ وجود ندارند، مقاومت های حرارتی لایه های فلزی قسمتی از مرحله پسین خط در نظر گرفته نمی‌شود. (شکل ۴).



شکل ۴- نمایش شماتیک مقاومت های حرارتی توزیع شده در انتهای عقب خط مشخصات DC سازه ها با استفاده از تحلیلگر DC Keysight E5270B انجام شده است.




شکل ۵- منحنی های خروجی اندازه گیری شده ساختارهای مختلف تست HBT که در فرآیند B11HFC انجام شده است. V_{BE} از ۸۳۰ تا ۸۹۰ میلی ولت متغیر است.

منحنی های خروجی اندازه گیری شده و دمای چاک (سه نظام) $T_{chuck} = 300K$ را نشان می دهد. با افزایش سطح پشته های فلزی و عرض آدمک های فلزی، ΔIC افزایش می یابد افزایش آدمک های فلزی روی کنتاکت های پایه منجر به اثر کرنش بارزتر و در نتیجه ΔIC بالاتری می شود.

اگر به مناطق اتلاف توان بالا (Pdiss) نزدیک شویم، روند IC سازه های مقایسه شده متفاوت می شود. (قسمت دایره شکل ۵ (Pdiss کل بین ۳۰ تا ۷۰ میلی وات تخمین زده می شود. رفتار متفاوت سازه های آزمایشی در ناحیه اتلاف توان بالا بیشتر به تغییر در Rth مربوط می شود.

رسانایی خروجی $g_{out} = \partial IC / \partial VCE$ تابع جریان اندازه گیری شده در هر ساختار است. بدیهی است که، برای یک آی سی داده شده بالاتر از ۱۵ میلی آمپر، سازه های حاوی آدمک های فلزی نسبت به ساختار مرجع g out کمتری دارند. شبیه سازی نشان داده است که کاربرد مدل HiCuM ترانزیستورهای مورد مطالعه را تأیید کرده است. (شکل ۶) کاهش g out ناشی از افزایش جریان اشباع (با تنش مکانیکی BEOL القا می شود) و کاهش Rth است.



شکل ۶- هدایت خروجی نقاط بایاس و ساختارهای آزمایشی شکل ۵

همانطور که در شکل ۶ نشان داده شده است، اوج g_{out} (حداکثر شیب IC در صفحه IC(VCE) در شکل ۵) حدود ۳۰ میلی آمپر به دست می آید. برای این مقدار $V_{BE} = 0.85 V_{IC}$ است. حداکثر تغییرات g_{out} حدود ۵۴٪ بین B1E1 و B3 است. در IC بالاتر از ۳۰ میلی آمپر، g_{out} شروع به کاهش می کند. این پدیده ناشی از مقاومت ساطع کننده بیرونی HBT است، که نقش بازخورد دارد، محدود کردن ولتاژ پایه امیتر داخلی مقادیر بالای IC و در نتیجه متعادل کردن افزایش IC ناشی از اثر خود گرمایشی است.


ویژگی های حرارتی

ما انتظار داریم که افزودن پشته های فلزی در بالای قسمت فعال ترانزیستور یک مسیر جایگزین برای جریان گرما ایجاد کند، بنابراین Rth آن را کاهش می دهد. Rth با اندازه گیری های DC در IB ثابت و با مقادیر مختلف Tchuck استخراج می شود تا VBE کالیبره شود و Rth به عنوان تابعی از دمای محیط تحقق می یابد. Rth محاسبه شده و به عنوان تابعی از دمای اتصال Tj رسم می شود. تمام ساختارهای آزمایشی Rth کمتری از B1E1 دارند. و بهترین عملکرد حرارتی در ساختار آزمایشی E4wide اتفاق می افتد که Rth حدود ۵٪ کمتر از B1E1 می باشد. با مقایسه Rth ساختار آزمایشی E4narr و E4wide نیز می توان بیان کرد که افزایش عرض آدمک های فلزی باعث افزایش رفتار حرارتی می شود. Rth مجموعه ساختارهای B2 و B2 کاهش می یابد.

مشخصه سیگنال کوچک RF

برای ادامه تحلیل از مشخصه سیگنال کوچک RF استفاده می شود و f_T و f_{MAX} ترانزیستورهای مورد مطالعه استخراج می شوند. برای این منظور، پارامترهای S در فرکانس ۳۵ گیگاهرتز با استفاده از **VNA ZVA۶۷ Rohde – Schwarz** اندازه گیری می شوند. آدمک های فلزی اضافه شده به صورت الکتریکی به کنتاکت امپتر یا به کنتاکت پایه متصل می شوند عناصر پارازیتی بالقوه در فرکانس بالا اضافه می شود و روی ارقام شایستگی RF مانند f_T و f_{MAX} تاثیر منفی می گذارد. در آی سی بالاتر از ۱۰ تا ۱۵ میلی آمپر، ساختارهای آدمک های فلزی از نظر f_T بهتر عمل می کنند. احتمالاً به دلیل تأثیر تنش مکانیکی و کاهش R_{th} است که نقش مثبتی در رفتار الکترو حرارتی ترانزیستور در هنگام رسیدن به سطوح بالای P_{diss} دارد.


رفتار ساختارهای مختلف ترانزیستور با سیگنال بزرگ در فرکانس ۷۷ گیگاهرتز آزمایش می شود تیونرهای بار غیرفعال و منبع (FOCUS CCMT) امپدانس های پیچیده بین ۵۷ تا ۹۰ گیگاهرتز را تولید می کند. **Rohde & Schwarz SMF۱۰۰A** ب با ضریب فرکانس ۹۰ SMZ ترکیب میشود.



شکل ۷ - کانتورهای P_{out} (چپ) و η (راست) نقطه بایاس را نشان می دهد $V_{BE} = 835mV$ و


$V_{CE} = 1.25V$ است و $P_{avs} 0dBm$ اعمال می شود. خط قرمز نتایج **B1E1**، و خط آبی **E4wide** را نشان می دهد. کانتورهای P_{out} از **1.2 dBm** تا **4.5 dBm** متغیر است، در حالی که کانتورهای η از $۱۸,۲\%$ تا $۶,۱\%$ است.

امپدانس ورودی Z_S روی ۵۰Ω ثابت می شود. امپدانس خروجی Z_L به ترتیب روی ۵۰Ω و بالاترین بار η تنظیم می شود $(۲۰.۷ + j۲۷.۶)\Omega$. توان موجود منبع (P_{avs}) از $-۱۲dBm$ به $۷dBm$ انتقال پیدا میکند.




شکل ۸- توان خروجی در مقابل P_{avs} ($V_{BE} = 835mV$ و $V_{CE} = 1.25V$) در سمت چپ امپدانس بار 50Ω و در سمت راست حداکثر تولید η : $(20.7 + j37.6)\Omega$

با افزایش توان ورودی IC تکامل پیدا میکند ، ساختار B_2 ، P_{av} های کم تری دارد و بالاترین IC را تخلیه می کند، علت آن اثر تنش مکانیکی است. اگر با P_{avs} در E_{fwide} افزایش پیدا کند کمترین جریان را تخلیه می کند، زیرا کمترین R_{th} را در بین سازه های دیگر دارد. IC پایین اتلاف توان کمتری را به همراه دارد و همراه با P_{out} کمی بالاتر نشان دهنده شایستگی بهتر η است. (شکل ۹)



شکل ۹- جریان جمع کننده در مقابل P_{avs}


سازه ها در هندسه $0.22 \times 5 \mu m^2$ تست می شود. این هندسه RB و CBC پایین تری را دربردارد، f_{MAX} بالاتر می رود و برای طراحی مداری که عملکرد RF در آن مهم است انتخاب خوبی است. سپس در سطح فلز ۶، پایه و کلکتور به خطوط انتقال متصل می شوند (نمایش داده نشده است). امپتر به حلقه محافظ و سپس به صفحه پایه (نشان داده نشده) متصل میشود. این ساختار M_6 نامیده می شود و با ساختار مرجع M_1 مقایسه می شود. فلز-۱ در بالای امپتر وجود دارد، و آن را بدون لایه های فلزی دیگر به صورت الکتریکی به زمین وصل می کند. (شکل ۱۰)




شکل ۱۰- تصاویر سه بعدی سازه آزمایشی استاندارد (الف) M_1 و (ب) سازه آزمایشی M_6 با پشته های فلزی بالای امپتر

یافته ها

با استفاده از یک مدل الکتریکی معادل، رفتار حرارتی دو ساختار آزمایشی شبیه سازی می شود. امپدانس های حرارتی این دستگاه ها ماهیت توزیع شده ای را نشان می دهند [۵،۱۳،۱۴] شبکه های بازگشتی سه قطبی از نوع Cauer استفاده می کنند. در ساختار M1 از یک شبکه برای مدل سازی قسمت پایین استفاده شده است. رفتار حرارتی دستگاه از پایین ویفر تا فلز-۱ در نظر گرفته می شود، سپس یک شبکه دیگر به صورت موازی به بخش BEOL اضافه می شود (M6). در دو مدل پیشنهادی، وابستگی دمایی Rth نیز در نظر گرفته شده است. (شکل ۱۱، ۱۲)



شکل ۱۱- شبکه بازگشتی نوع Cauer برای مدل سازی امپدانس حرارتی ساختار M1 استفاده می شود. این شبکه فقط رفتار حرارتی قسمت پایینی دستگاه را تا فلز-۱ مدل می کند.




شکل ۱۲- شبکه بازگشتی نوع Cauer برای مدل سازی امپدانس حرارتی ساختار M6 استفاده می شود. توان تلف شده در قسمت پایین جریان می یابد (رفتار حرارتی دستگاه را تا فلز-۱ در نظر می گیرد) بخش BEOL) رفتار حرارتی پشته های فلزی را از فلز-۲ تا فلز-۶ مدل می کند).

اندازه گیری های DC

برای ارزیابی رفتار حرارتی دو سازه آزمایشی مورد مطالعه، مشخصات DC بر روی یک میله مجهز به چاک حرارتی ($T_{amb} = ۳۰۰\text{K}$) ساخته می شود. ویژگی های خروجی با تحلیلگر DC Agilent ۴۱۵۵A اندازه گیری می شود. ترانزیستور در ساختار M6 جریان کلکتور کمتری را نسبت به M1 تخلیه می کند نقطه بایاس که در آن ΔIC حداکثر است برای $V_{BE} = ۰.۹۲۵\text{V}$ و $V_{CE} = ۱.۵\text{V}$ است، عبور از ساختار M1 به M6 باعث کاهش IC از ۱۸.۵ میلی آمپر به ۱۶.۷ میلی آمپر می شود (حدود ۱۰٪ کاهش، که قابل چشم پوشی نیست).


بالاترین اتلاف توان T_j ، پیش بینی شده $427K$ برای $M1$ و $412K$ برای $M6$ است. R_{th} مدل‌های حرارتی از $2739K/W$ به $2950K/W$ (حدود ۵٪) کاهش می‌یابد و از ساختار $M1$ به $M6$ می‌گذرد [۵].




شکل ۱۳- $IC (V_{CE})$ برای مقادیر مختلف V_{BE} (از 850 تا 950 میلی ولت متغیر است)

اندازه گیری فرکانس پایین

برای ارزیابی تأثیر BEOL بر C_{th} ، دستگاه باید در عملکرد پویا باشد. تکامل در مقابل فرکانس پارامترهای Y یا H معمولاً به عنوان پارامترهای حساس به دما استفاده می‌شود و در محاسبه Z_{th} استفاده می‌شود. در این پروژه Y_{22} یکی از معقول‌ترین پارامترهای دما است و بنابراین برای تنظیم عناصر شبکه‌های بازگشتی سه قطبی پیشنهادی انتخاب شده است. پشته‌های فلزی اضافه شده می‌توانند $|Y_{22}|$ را پایین بیاورند و $|Z_{th}|$ در محدوده فرکانس ۵ مگاهرتز قرار می‌گیرد. رفتار فرکانس بالا برای دو ساختار تست تقریباً یکسان است. در حالی که روند فرکانس پایین متفاوت به نظر می‌رسد ساختار $M6$ فرکانس قطع کمتری دارد.




شکل ۱۴- بزرگی در مقابل فرکانس پارامتر Y_{22} حساس به دما



شکل ۱۵- اندازه گیری و شبیه سازی آی سی در مقابل زمان ، محور x در مقیاس ورود به سیستم برای اثبات بهتر تکامل IC در مقابل زمان قرار می گیرد..


اندازه گیری پالسی

دستگاه روی کلکتور بایاس می شود، در پایه، یک پالس ولتاژ با استفاده از یک کیتلی 4200 حاوی یک ماژول SCS-4225 تولید می شود. زمانی که پالس اعمال می شود، آی سی سریع افزایش پیدا میکند (مرتبط با پاسخ الکتریکی سریع اولیه) پس از این افزایش به علت ثابت زمان حرارتی آهسته تر می شود. در ساختار آزمایشی M6 افزایش IC بسیار کندتر از M1 است، به دلیل بزرگی Cth که اضافه می شود. علاوه بر این، مقدار IC حالت پایدار برای M6 به دلیل خودگرم شدن (Rth کمتر) کمتر است. شبیه سازی بازتولید خوبی از این پدیده های حرارتی را فراهم می کند. از مدل HiCuM متصل به شبکه حرارتی استفاده میشود.



شکل ۱۶- تکامل دمای حاصل از شبیه سازی مدل HiCuM با استفاده از شبکه های حرارتی پیشنهادی در شرایط بایاس یکسان

در نهایت، هنگامی که مدل های حرارتی بر اساس اندازه گیری ها کالیبره شدند، برای شبیه سازی رفتار دو ساختار ترانزیستوری تحت یک تحریک دو تنی استفاده می شوند.
شرایط بایاس عبارتند از: $V_{BE} = 925mV$ و $V_{CE} = 1.5V$ ، دو فرکانس ورودی روی $f_1 = 1GHz$ و $f_2 = 1GHz + df$ تنظیم شده و توان هر دو $20 - dB$ است.




شکل ۱۷- شبیه سازی سیگنال بزرگ دو تن در ترانزیستورهای **M1** و **M6** برای دو فاصله صدای مختلف: (چپ) ۱۰۰ کیلوهرتز و (راست) ۱۰۰ مگاهرتز

فلز-۶ در تماس امیتر باعث کاهش R_{th} ترانزیستور می شود. (۱۰٪) با توجه به خصوصیات حرارتی دینامیکی، بجای امپدانس حرارتی Z_{th} ، پارامترهای S فرکانس پایین در محدوده ۱۰ کیلوهرتز تا ۱ گیگاهرتز استخراج می شود. نشان داده شده است که در Z_{th} ساختار آزمون $M6$ در فرکانس پایین کمتر است، اما با افزایش فرکانس، تفاوت بین دو ساختار آزمون همیشه کمتر است، (تا حدود ۳ مگاهرتز) فرکانسی که Z_{th} از آن شروع می شود، روند یکسانی را برای $M6$ و $M1$ نشان می دهد.

فلز بر روی کانتکت امیتر قرار گرفته و ظرفیت های حرارتی با ارزش بالا به موازات R_{th} افزوده و مدل شده است. رفتار حرارتی قسمت پایین ترانزیستور را مدل می کند (که برای هر دو ساختار تست $M6$ و $M1$ یکسان است). بنابراین، این ظرفیت های اضافه شده مسئول رفتار حرارتی در فرکانس پایین تا حدود ۳ مگاهرتز هستند. اما با افزایش فرکانس محرک (با قدرت تلف شده) فلز در BEOL دیگر پاسخ حرارتی نمی دهد، بلکه سیلیکون در ناحیه FEOL اطراف منبع گرما است که Z_{th} را تعیین می کند. در 100 kHz تفاوت قابل توجهی بین Z_{th} در دو HBT مشاهده می شود، در حالی که در 100 MHz امپدانس حرارتی یکسان است.

شبیه سازی سه بعدی حرارتی TCAD


برای ارزیابی مکانیسم های انتشار گرما در ساختارهای آزمایشی پیشنهادی، شبیه سازی های عددی سه بعدی با استفاده از شبیه ساز دستگاه سنتاوروس انجام می شود. در شبیه سازی های پیشنهادی، منبع گرما در محل اتصال BC قرار می گیرد (شبیه ساز TCAD فقط استفاده از منابع حرارتی دوجوهی را مجاز می کند).



شکل ۱۸- (سمت چپ) ساختار شبیه سازی شده در محیط TCAD سنتاوروس: سیلیکون به رنگ صورتی، SiO_2 قهوه ای، مس به رنگ نارنجی و لایه هوا به رنگ آبی نشان داده شده است. (راست) قسمت فعال


ترانزیستور بزرگنمایی شده است: پلی سیلیکون به رنگ سرخابی است، SiG با رنگ سبز و منبع گرما با رنگ قرمز مشخص شده است، در حالی که SiO₂ برای دید بهتر پنهان شده است. لایه مدفون با حرف A، کلکتور کاشته شده انتخابی (SIC) با B و سینکر جمع کننده با C نشان داده شده است.

ساختار ترانزیستور شبیه سازی شده بر روی یک بستر سیلیکونی با ضخامت ۳۰۰ میکرومتر قرار می گیرد. از آنجایی که کل ساختار با توجه به صفحه XZ متقارن است، تنها نیمی از دستگاه در نظر گرفته می شود. (شکل ۱۸) اندازه گیری ها و شبیه سازی های TCAD، مقایسه شد و برای تاثیر بیشتر از پروفیل ناخالص (مقطع عرضی) استفاده شد خطوط نقطه چین، Rth را نشان می دهند. میانگین دمایی حجم محل اتصال BC (Tj)، را نشان می دهد. خطوط توپر حجم را در مرکز اتصال BE نشان می دهد.



شکل ۱۹- مقاومت حرارتی Rth سازه های آزمایشی M1 (بالا) و M6 (پایین).

شکل (۲۰) امپدانس حرارتی نرمال شده را در محدوده ۱۰ کیلوهرتز - ۱ گیگاهرتز برای ساختارهای آزمایشی M1 (بالا) و M6 (پایین) نشان می دهد. اندازه گیری ها و شبیه سازی های TCAD باهم مقایسه شده است.



شکل ۲۰- امپدانس حرارتی نرمال شده

نتیجه گیری

در این پژوهش، خصوصیات الکترو حرارتی کامل ساختارهای ترانزیستوری جدیدی نشان داده شد که در یک فرآیند پیشرفته HBT تحقق پیدا کرد. ساختارهای آزمایشی به گونه ای طراحی شده اند که از خواص فلز در BEOL استفاده شد. تنش مکانیکی، و تاثیر حرارتی مثبت ناشی از حضور پشته‌های فلزی اضافی در بالای HBT، دلایل اصلی افزایش ویژگی‌های DC و RF هستند و هر دو سیگنال کوچک و بزرگ گزارش شده است. افزایش تدریجی عرض میلگردهای فلزی اضافه شده بر روی آمیتر می تواند به طور کلی اثرات مفیدی داشته باشد. یک مدل فشرده برای در نظر گرفتن تأثیر متالیزاسیون BEOL بر امپدانس حرارتی ارائه شده است. این مدل بر اساس یک شبکه RC بازگشتی است و می تواند به گره حرارتی مدل HiCuM متصل شود. پارامترهای آن با اندازه گیری پارامترهای DC و فرکانس پایین S کالیبره شده است. مدل با اندازه گیری های پالسی اعتبار سنجی می شود و مشخص شد که با دقت خوبی تکامل زمانی IC را شبیه سازی می کند. همچنین با استفاده از شبیه سازی های TCAD و اندازه گیری های اختصاصی تجربی نشان داده شده است و متالیزاسیون در BEOL تأثیر قابل توجهی بر C_{th} ترانزیستور دارد، بنابراین به طور معقولی سرعت پاسخ حرارتی را کاهش می دهد. وابستگی ناخالص رفتار حرارتی در مناطق مختلف ترانزیستور در شبیه ساز سنتاوروس TCAD تجزیه و تحلیل شده است. غلظت بالای ناخالصی، که در برخی مناطق خاص ترانزیستور وجود دارد می تواند تأثیری غیر قابل اغماضی بر R_{th} و Z_{th} شبیه سازی شده داشته باشد.

منابع

1. W. Liu and A. Khatibzadeh, "The collapse of current gain in multi-finger heterojunction bipolar transistors: its substrate temperature dependence, instability criteria, and modeling," *IEEE Transactions on Electron Devices*, vol. 41, no. 10, pp. 1698–1707, Oct. 1994.
2. Y. Zhu, J. K. Twynam, M. Yagura, M. Hasegawa, T. Hasegawa, Y. Eguchi, Y. Amano, E. Suematsu, K. Sakuno, N. Matsumoto, H. Sato, and N. Hashizume, "Self-heating effect compensation in HBTs and its analysis and simulation," *IEEE Transactions on Electron Devices*, vol. 48, no. 11, pp. 2640–2646, Nov. 2001.
3. R. Ishikawa, J. Kimura, and K. Honjo, "Analytical Design Method for a Low-Distortion Microwave InGaP/GaAs HBT Amplifier Based on Transient Thermal Behavior in a GaAs Substrate," *IEEE Transactions on Components, Packaging and Manufacturing Technology*, vol. ۳, no. ۱۰, pp. ۱۷۰۵–۱۷۱۲, Oct. ۲۰۱۳
4. Y. Takahashi, R. Ishikawa, and K. Honjo, "Precise modeling of thermal memory effect for power amplifier using multi-stage thermal RC-ladder network," in *Microwave Conference*, ۲۰۰۶. APMC ۲۰۰۶. Asia-Pacific, ۲۰۰۶, pp. ۲۸۷–۲۹۰.
5. A. K. Sahoo, S. Fregonese, M. Weis, C. Maneux, N. Malbert, and T. Zimmer, "Impact of back-end-of-line on thermal impedance in SiGe HBTs," in ۲۰۱۳ *International Conference on Simulation of Semiconductor Processes and Devices (SISPAD)*, ۲۰۱۳, pp. ۱۸۸–۱۹۱
6. Y. Bouvier, T. Johansen, V. Nodjadjim, A. Ouslimani, and A. Konczykowska, "Electrothermal effects in InP DHBT integrated current mirrors," in ۲۰۱۰ *International Symposium on Signals, Systems and Electronics*, ۲۰۱۰, vol. ۱, pp. ۱..۳
7. V. D'Alessandro, L. La Spina, L. K. Nanver, and N. Rinaldi, "Analysis of Electrothermal Effects in Bipolar Differential Pairs," *IEEE Transactions on Electron Devices*, vol. ۵۸, no. ۴, pp. ۹۶۶–۹۷۸, Apr. ۲۰۱۱
8. M. Schröter and A. Chakravorty, *Compact Hierarchical Bipolar Transistor Modeling with HiCuM*, World Scientific. ۲۰۱۰
9. Zhang, X., Liu, X., Song, Y., Li, X., Huang, W., Zhou, Y., & Liu, S. (2024). Digital-Twin-Driven Intelligent Insulated-Gate Bipolar Transistor Production Lines. *Sensors*, 24(2), 612.
10. Sugiura, T., Yamakiri, S., & Nakano, N. (2023). Germanium-and Silicon-Nanotransistor Designs by Electrical and Thermal Self-Consistent Analysis. *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*.
11. Kachhawa, P., Chaudhary, V., & Chaturvedi, N. (2022). Thermal analysis of gallium oxide-based field-effect transistors on different substrates. *Journal of Electronic Materials*, 51(11), 6379-6387.
12. Magnani, A., Sasso, G., d'Alessandro, V., Codecasa, L., Rinaldi, N., & Aufinger, K. (2015, September). Advanced thermal resistance simulation of SiGe HBTs including backend cooling effect. In *2015 21st International Workshop on Thermal Investigations of ICs and Systems (THERMINIC)* (pp. 1-5). IEEE.

13. O. Sevimli, A. E. Parker, A. P. Fattorini, and S. J. Mahon, "Measurement and Modeling of Thermal Behavior in InGaP/GaAs HBTs," *IEEE Transactions on Electron Devices*, vol. 60, no. 5, pp. 1632–1639, May 2013.
14. A. El Rafei, A. Saleh, R. Sommet, J. M. Nebus, and R. Quere, "Experimental Characterization and Modeling of the Thermal Behavior of SiGe HBTs," *IEEE Transactions on Electron Devices*, vol. 59, no. 7, pp. 1921–1927, Jul. 2012.